Pentium Processor Upgrade
SEC 2 ; PowerLeap Interposer
Draft # 1.  2002.11.04
Draft # 2.  2002.11.16
Updated    2002.12.02
日本語版 1.00 2003.03.09
  PL-OD54C
  PL-MMX Ver.2.01V
  PL-ProMMX Ver.3
  PL-ProMMX Plus ( SVRAM )
  PL-ProMMX Plus Ver.4.0
  PL-K6-III		 Clock Multplier and  Frequency Selection
Pentium
K6

AMD K6-II 350MHz以上をWINDOWS 95B あるいは 95C で使用する場合は amdk6upd.exe が必要です。


PL-OD54C
P-75/90/100 のシステムを  P-133 to P-200 ( Non-MMX Upgrade) にアップグレード。
電圧レギュレーターはありませんので 非MMX PENTIUM でより偏倍率の高いCPUを使用するためのゲタです。 BF1 （このゲタでは P1 にあたる ） を細工すれば同じ事ができますのでシステムボードや コンプレックスに直接細工する勇気があればこのゲタは不要という事になります。
BF1の細工については Peter's Blue Book page を参照ください。
 
PL OD54C SW SETTING
SW1 CORE/BUS
FREQUENCY RATIO
P1 P2
OFF OFF 1.5 x
OFF ON 2.0 x
ON ON 2.5 x
ON OFF 3.0 x
P1 connected to BF1 ( Pin X34 )
P2 connected to BF0 ( Pin Y33 )		  


PL-MMX VER.2.01V
Pentium 75-200 システムを MMX Pentium および AMD K6 やCyrix M2 にアップグレード。
CORE VCC ：3.3V,  3.1V, 2.8V , 2.1V
CORE/BUS の最大偏倍 は 3.5 x ( MMX233 & K6-2333 ) まで。

8640のアップグレードにと思い中古品を格安で入手。
家に戻ってPC SERVER 320を開けて、 K6-233 をセットして、いざソケットへ装着......できない。
システムボード上 ソケット真向かいにある デッカイ 3.3V 用のヒートシンクにゲタがぶつかってしまう。

その後 Server 500 を入手しどうにかこうにか棲家を見つけることができたが、それもほんのつかの間のこと。
Yコンプレックスで CPUとあれこれためしてゲタを抜き差ししているうちにPINが歪んだ状態でソケットに押し込んでしまった。
完璧に折れ曲がったPINを修正しょうとしたが 1本 はポッキリ折れてしまった。 NC PIN ならよかったのですが生きているPIN でした。  486用のKINGSTONゲタ と違ってこれの修復はほとんど不可能。   アアアアア.
 
SW1:P1 OFF OFF ON ON
SW1:P2 OFF ON OFF ON
RATIO 3.5/1.5 3 2 2.5
CPU  P55C, M2, K6  ( P54C, K5 )
RATIO 3  3 2 2
CPU 6X86, 6X86L
CLK VCC Socket 5  5V Socket 7 3.3V
SW1: P4 ON OFF
CORE VCC 3.3V 3.1V 2.8V 2.5V
SW1: P5 P6 P7 P8
CPU P54C K6 *1 P55C M2
 *1一部のK6-233 は 2.2V  VCC となっている。


PL-ProMMX Plus ( SVRAM )
Pentium 75-200 システムを Intel MMX233 から AMD K6-2/366 までのアップグレード。
Core Vccは 0.1V 刻みで 1.6V 〜 3.5V の範囲で設定可能。

Core Vcc設定用の JP2 とコンデンサが乗っかったデッパリが CPU 1番PIN手前の方にあり、このデッパリが Ver2.01V同様SERVER 320  8640/MCA システムボードでの使用を不可能にしている。 
ハイ、これも 8640-MYR では使えません.
PC750 そして  Y COMPLEX では使用可能です。( Y COMPLEX では LT1084用のフィンを少し細工する必要があります ). 
 
 正面から

 手前のコア電圧設定用のジャンパー と黒いコンデンサの乗っかった部分、 これが問題のデッパリ。
 
 
後方から

 JP1 の設定: 内部動作クロック
 P55C, K6, K6-2, 6x86L, 6X86MX, MII( Dual Volt ), C6, P54C( Single Volt )  6X86 *2
 CLKMUL  6 x  *1 5.5 x 5 x 4.5 x 4 x 3.5 x 3 x 2.5 x 2 x
  Pin 1-2 Closed Open Open Closed Closed Open Open Closed Closed
  Pin 3-4 Open Open Closed Closed Open Open Closed Closed Open
  Pin 5-6 Open Closed Closed Closed Closed Open Open Open Open

 *1:  6x 設定はガイドブックには記載されていません。
 *2:  For 6x86( Single-Voltage ) and 6X86L ( Dual Voltage )
 

JP2 の設定: CPU CORE 電圧 および Overheating Protection
Core Voltage 3.5V 3.3V 3.2V 2.9V 2.8V 2.2V 1.8V
CPU Type C6
WinChip 		P54C K6-233 *1 K6-200
6x86MX 		P55C
6X86L 		K6-266/300
K6-2 		K6-3  *2
JP2: Pins 1-2 Closed Closed Open Closed Open Open Closed
JP2: Pins 3-4 Closed Open Open Open Open Closed Closed
JP2: Pins 5-6 Closed Closed Closed Open Open Open Open
JP2: Pins 7-8 Closed Closed Closed Closed Closed OPen Open
JP2: Pins 9-10 Closed Closed Closed Closed Closed Closed Open

*1  CPUに記載された電圧を確認すること。 K6-233 は 3.2V品 と 2.2V 品があります。
*2  K6-3 はガイドブックに記載がありますが、私が試した限りでは K6-3 は使えなかった。
 

Pins 11-12:   CPU Overheating Protection)
JP2: Pins 11-12 Overheating Protection
Closed  Enabled
Open Disabled


PL-ProMMX Plus Ver. 4.0
75-200 システムを Intel MMX233 および K6-2/400-450 へアップグレード.
CORE VCC設定範囲が更に広がり、 intel、AMD ( K6-III を除く )、IBM/Cyrix 、IDT  など ほぼ全てのCPU をカバーする。

このインターポーザーは PC Server 320 8640, Y complex and  PC750 6885/6886 で使用可能です。
コンデンサ並びに ジャンパブロックは基盤の反対側に移設されており 1番ピン側は向かいのパーツと干渉する要素は無くなっている。 移設された側は元からデッパリがあったし、ZIF レバーが収まる部分の上になるので他社のシステムボードでも比較的問題は少ないのではないかと思います。
 

SW1 設定
SW1: Pins 1,2 & 3 for Clock Multiplier
 P55C, K6, K6-2, 6X86MX, MII( Dual Volt ), C6, WinChip2, P54C( Single Volt )  6X86 *1
 CLKMUL  6 x 5.5 x 5 x 4.5 x 4 x 3.5 x 3 x 2.5 x 2 x
  Pin 1 ON OFF OFF ON ON OFF OFF ON ON
  Pin 2 OFF OFF ON ON OFF OFF ON ON OFF
  Pin 2 OFF ON ON ON ON OFF OFF OFF OFF

SW1:  Pins 4, 5, 6, 7 & 8 ( Core Voltage )
Core Voltage 3.5V 3.3V 3.2V 2.9V 2.8V 2.4V 2.2V
CPU Type C6
WinChip 		P54C
6X86 		K6-233 * K6-200
6x86MX
MII 		P55C
6X86L 		K6-2/450 K6-266
K6-300
K6-2
SW1: Pin 4 ON ON OFF ON OFF OFF OFF
SW1: Pin 5 ON OFF OFF OFF OFF OFF ON
SW1: Pin 6 ON ON ON OFF OFF ON OFF
SW1: Pin 7 ON ON ON ON ON OFF OFF
SW1: Pin 8 OFF OFF OFF OFF OFF OFF OFF

* CPUに記載された電圧を確認すること。 K6-233 は 3.2V品 と 2.2V 品があります。
* 上表に記載されていない CORE電圧も設定可能で、1.30 V 〜 2.00V  までは 0.05V刻み、2.0V   〜 3.5V  までは
    0.1V 刻みとなっています。

SW1: Pin 10 ( CPU Overheating Protection )
SW1: Pin10 Overheating Protection
ON  Enabled
OFF Disabled

SW1:Pin 9
Pin 9 についてはマニュアルに記載はありません。 PL-K6-III. のインストールガイド （PDF ファイル） にはこのPINについての記述がありますが同じように機能するのかどうかはわかりません。 少なくとも製品添付のガイドによる設定例ではこの PIN は全て OFF となっています。

   PL-K6-III の PDFファイルより 
   SW1: Pin 9 (Pin AL-1 Compatibility)
   Pin 9 of SW1 lets you enable/disable the pin signal for split-voltage detection. This
   function provides compatibility for certain HP Vectra and Biostar systems that
   check the signal.
   For split-voltage CPUs, certain HP Vectra (VL100 and VL5/133 Series 5 DT)
   systems and certain Biostar motherboards (8500TUD and M5ALA) check for the
   presence of a signal from pin AL-1. Unfortunately, these systems use the AL-1 pin
   signal differently: the signal must be disabled in order for the HP Vectra systems to
   function properly, while the Biostar motherboards need to detect the signal in
   order to boot.
   If your HP Vectra or Biostar system does not run properly with the PL-K6-III
   installed, try using pin 9 of the SW1 DIP switch to turn the AL-1 pin signal on/off.
   Pin 9 is set to ON by default--this setting allows Biostar systems to detect the pin
   signal and boot. For HP Vectra systems, changing the switch setting to OFF will
   disable the signal and allow the system to function. 
   Most systems (including most HP Vectra systems and
   Biostar motherboards) will be unaffected by the pin AL-1
   setting.

 

　


Clock マルチプライヤー と動作周波数 :  
  < P-54C/P-55Cに関する Intel社のドキュメントより抜粋 >

 Multiplying Pins
    Pin Active Level Synchronous/
Asynchronous 		Internal Register
 P54C BF0 Y33  HIGH Synchronous/RESET  Pull-up
BF1 X34  HIGH Synchronous/RESET  Pull-up
 P55C BF0 Y33  N/A Synchronous/RESET  Pull-down
BF1 X34  N/A Synchronous/RESET  Pull-up

 BUS Frequency Selection for P54C 
 BF1  BF0  BUS/Core Ratio   Core Frequency ( MHz )  External BUS
 Frequency ( MHz )
0 1 1/3 200/180/150  66/60/50
0 0 2/5 166/150/125  66/60/50 
1 0 1/2 133/120/100  66/60/50 
1 1 2/3  *1 100/90/75  66/60/50
         
0 0 1/4  *2 266/240/200 *2 66/60/50 *2

 *1  Default BUS/Core ratio is 1/2 for P54C.
 *2  4x mode was not officially announced by Intel but it is told that some Pentiums with
      marking of SXxxx and SYxxx have this special Core/BUS ratio. 

  Early Pentiums ( P-90 & P-75)  do not have BF1
 

 BUS Frequency Selection For P55C
 BF1  BF0  BUS/Core Ratio  Max BUS/Core 
 Frequency ( MHz ) 		 Min BUS/Core
 Frequency ( MHz )
 0  1  1/3  66/200  33/100
 0  0  2/5  66/166  33/83 
 1  0  1/2  ( *1, *2 )  N/A ( 2)   N/A (2)
 1  1  2/7  66/233  33/177

 NOTES:
 1. This is the default bus to core ratio for the Pentiumｮ processor with MMX・technology. 
     If the BF pins are  left f loating, the processor will be configured for the 1/2 bus to core
     frequency ratio.
 2. Currently, there are no products that support these bus fractions.
 


 
こういうのもいいのかも.... たぶん
AMD K6 マニュアルより  PDF format ( 21850.pdf )

  4.10        BF[2:0] (Bus Frequency)
                     Inputs, Internal Pullups
  Summary BF[2:0] determine the internal operating frequency of the
                 processor. The frequency of the CLK input signal is multiplied
                 internally by a ratio determined by the state of these signals as
                 defined in Table 18. BF[2:0] have weak internal pullups and
                 default to the 3.5 multiplier if left unconnected.

            Table 18. Processor-to-Bus Clock Ratios
State of BF[2:0] Inputs Processor-Clock to Bus-Clock Ratio
100b 2.5x
101b 3.0x
110b 2.0x or 6.0x*
111b 3.5x
000b 4.5x
001b 5.0x
010b 4.0x
011b 5.5x
Note:
* The ratio selected is dependent on the stepping of the Model 8. 
  The 2.0x ratio is supported on the Model 8/[7:0], whereas the 6.0x
  ratio is supported on the Model 8/[F:8].

 Sampled   BF[2:0] are sampled during the falling transition of RESET.
                 They must meet a minimum setup time of 1.0 ms and a
                 minimum hold time of two clocks relative to the negation of
           RESET.

 


おまけ
HP5-MMX300L; バファロー （メルコ）製 CPU アクセラレーター
  Mobile MMX300 を PGA ソケット5/7用の基盤に実装。
  CPUはインテルなので元のPENTIUMと取り替えるだけ。 必須ユーティリティとかも一切無し。 
  内部300MHzのMMX という割には HDBENCH による計測ではとても控えめな数値でした。

  インテルCPUが使用されている.....けれど Y COMPLEX では使用不可能。
  6886とか8640では当然というか問題は無い。
 
 

Back to Top

Pentium Processor Upgrade 

Interposer Top Page

PS/55 Index